신종문ㆍ송명관 고분자 과학과 기술 제 28 권 1 호 2017년 2월 25 를 제작한 결과 대략 0.66% 효율을 보고하였다 전류밀도 2.11 mA/cm2, 개방전압 0.55 V, FF 56.97% .11 3. 결과 및 토론 앞서 살펴본 바와 같이 Pb를 대체하는 친환경 페로브스카 이트 태양전지는 Sn, Bi 및 Sb 등의 물질을 중심으로 연구되 고 있다. 현재 Pb 기반의 페로브스카이트 태양전지보다는 효 율이 낮게 보고되고 있지만, 향후 고효율의 새로운 소재 및 구조 개발 연구가 진행될 것으로 기대된다. 페로브스카이트 물질은 여러 조성을 통해 새로운 결정구조가 형성될 수 있으 며, 밴드갭을 자유롭게 제어할 수 있는 장점이 있다. 또한 페 로브스카이트 태양전지는 높은 개방 전압을 가지기 때문에 밴드갭이 낮은 실리콘이나 CIGS 등과 같은 상부 셀로 이용 될 경우 25% 이상의 광전변환 효율이 가능할 것이다...

...��자전기공학 학사 2014 포항공과대학교 정보전자융합공학 석사 2014-현재 포항공과대학교 창의IT융합공학 박사 경수정 2015 숭실대학교 정보통신전자공학 학사 2017 포항공과대학교 전자전기공학 석사 박현진 2011 단국대학교 전자전기공학 학사 2013 포항공과대학교 정보전자융합공학 석사 2013-현재 포항공과대학교 전자전기공학 박사 정성준 2002 인하대학교 전기공학 학사 2004 광주과학기술원 정보통신공학 석사 2011 케임브리지대학교 생산공학 박사 2004-2007 삼성전자 디지털프린팅사업부 선임연구원 2011-2013 케임브리지대학교 물리학과 Post-Doc. 2013-현재 포항공과대학교 창의 IT융합공학과 조교수 잉크젯 인쇄 3차원 집적 회로 Inkjet-Printed Three-Dimensional Integrated Circuits 권지민1ㆍ경수정2ㆍ박현진2ㆍ정성준1,2 | Jimin Kwon1ㆍSujeong Kyung2ㆍHyunjin Park2ㆍSungjune Jung1,2 1 Dep...

권지민ㆍ경수정ㆍ박현진ㆍ정성준 고분자 과학과 기술 제 28 권 1 호 2017년 2월 27 그림 1. 폴리이미드가 패턴된 기판 위에 고해상도 잉크젯으로 인쇄하는 a 단면도와 b 위에서 찍은 5 μm의 채널 길이를 갖는 트랜지스터 현미경 이미지.5 자가 조립 단층 처리로 분리되어 형성된 소스와 드레인 전극 및 게이트 전극의 c 단면 개념도와 d 주사 전자 현미경으로 찍은 단면 사진.6 그림 2. a 전공정 잉크젯 인쇄 제작된 휘어지는 유기 반도체 소자의 사진과 편광 이미지. b 924개의 전 공정 잉크젯 인쇄된 소자의 수율과 소자 제작 실패에 관한 분석. 글에서는 잉크젯 인쇄 회로 제작 기술 연구 동향에 대해 소 개하고, 3차원 집적 회로가 갖는 보편적 장점들과 다양한 회 로의 사례들을 살펴본다. 마지막으로 3차원 집적 기술이 적 용된 잉크젯 인쇄 회로 제작에 관한 본 연...

권지민ㆍ경수정ㆍ박현진ㆍ정성준 고분자 과학과 기술 제 28 권 1 호 2017년 2월 29 그림 5. 3차원 집적 기술의 도식적 표현a 패키징 기반의 칩 집적, b 웨이퍼 수준의 집적, c 트랜지스터 단위 적층의 단일 집적.14 그림 6. 단일 결정 실리콘을 사용한 3차원 집적 박막 트랜지스터의 단면도.18 그림 7. a 금속 산화물 반도체 및 절연체를 증착하여 제작한 3차원 단일 집적 트랜지스터의 도식,19 b 유기 반도체 및 절연체를 용액 공정하여 제작 한 3차원 단일 집적 인버터의 도식.20 층, 트랜지스터 적층으로 분류할 수 있다 그림 5 .14,15 먼저 칩 단위 집적은 패키지형 시스템을 생산하기 위해서 공정과 회 로 시험이 완료된 칩들을 기능별로 적층한다. 두꺼운 칩들을 연삭이나 식각을 통한 박화 wafer thinning 공정 이후에 수 직으로 쌓고 와이어 본딩이나 플립-칩 본딩으로 연�...

권지민ㆍ경수정ㆍ박현진ㆍ정성준 고분자 과학과 기술 제 28 권 1 호 2017년 2월 31 그림 11. a 56쌍의 3차원 집적된 상보형 트랜지스터. b n형 트랜지스터와 c p형 트랜지스터의 전하이동도 μn, μp 와 문턱전압 VTHn, VTHp 에 대한 통계.22 그림 12. 3차원 인쇄 집적된 링 발진기 회로와 30 V 구동 시 출력 그래프.22 그림 13. 3차원 인쇄 집적된 전가산기 회로와 연산 동작 시 입출력 그래프.22 하지만 유전층의 두께 조절을 통한 정합은 트랜지스터의 크 기 변화 없이 n/p형 트랜지스터의 전류 특성을 조절할 수 있 어 비교적 효율적인 공간 사용이 가능하다. 예를 들어, n형의 유전층 두께를 p형의 유전층 보다 얇게 함으로써, p형보다 낮은 n형의 전하 이동도를 보상하여 전류 불균형을 맞출 수 있다. 이렇게 정합된 n/p형 트랜지스터의 전류 크기는 비슷 한 수준으로 얻어진다 �...